IT House 于 2 月 21 日向@jukan05 提供了有关 Intel Panther Lake 技术分析的详细信息，揭示了基于 Intel 18A 技术的 CPU 基础产品配置参数。我们将介绍 18A 工艺技术的相关信息，以及芯片实现细节的详细介绍。下面描述了英特尔 14A 处理器技术未来发展的规则。核心尺寸和单元设计 Panther Lake 芯片的芯片尺寸约为 110 mm²，芯片内的所有区域（包括逻辑芯片和 SRAM）均使用高性能 (HP) 库，而不是通常用于增加密度的高密度 (HD) 库。具体来说，逻辑芯片部分采用G50H180规格，SRAM芯片面积为0.023μm²，与Intel此前公布的intrain一致。关于间距n个金属层，最小金属间距（M0）为36 nm。 Intel 18A声称实现了32nm的M0间距，但这仅适用于HD库（支持H160）。与 HD/HP 具有相同间距但晶体管数量不同的常见行业惯例不同，18A 中的 HD 和 HP 库均保留 5 个鳍片，但 HD 库使用 32 nm 间距，HP 库使用 36 nm 间距。前端（FS）有15层金属层，后端（BS）有6层金属层，其中BM5层本质上可以看作是RDL（重分布层）。 GAA 间距和反向功率之间的权衡 GAA 集成栅极晶体管的间距是工艺进度的重要指标。 Panther Lake 的最小逻辑门间距 76nm 和 SRAM 位线间距 52nm 之间存在很大差异。这种差异背后存在重要的技术权衡。逻辑和SRAM都使用HP库，但是两者之间的最小间距注意它们完全不同ent.由于GAA临界尺寸（CD）尚未公布，因此无法进一步推导GAA区间。关于Power Via后置供电技术，Intel此前曾表示18A SRAM不采用Power Via方案。 18A Power Via 技术在 GAA 结构之间插入电源过孔，将背面的电源连接到前端的金属端层 (MEOL) 接触层，为电源供电。然而，这需要GAA空间足够大，否则馈送路径将无法通过。根据行业智慧，在 SRAM 单元中实现 Power Via 需要通过简单地插入 and/or NN 空间将单元高度增加 1.1 倍。报道指出，不过，英特尔官方的解释是，SRAM后供电带来的好处尚不清楚，根本原因在于技术限制。幸运的是，节点 14A 将解决此限制。相反，14A 采用 BSCON 技术，通过直接从晶体管背面连接到源极端子来避免 GAA 空间限制。这意味着14A SRAM可以使用Power Via技术。材料层面，18A MEOL（中间工艺）接触孔和BEOL（最终工艺）V0/V1层仍然使用钨，而不是之前传闻的钼。金属层M0的材质为铜。分析人士认为，Intel计划在14A节点中引入钼，但目前还没有必要使用钌，因为14A的M0间距仍然较大，仅比18A稍小一些。 e18A GAA 框架还配备了内部垫片。相比之下，三星的SF3工艺直到SF2节点才引入这种结构，凸显了代工厂之间技术成熟度的差异。从产能和性能来看，报告称Panther Lake仍处于性能提升阶段，目前所有产品均声称使用HP库，h 相对容易制造。分析人士认为，无论Intel承诺的32nm步骤如何，基于目前量产的产品，即使是36nm，性能也需要一段时间才能稳定下来。报道称，18A逻辑的GAA间距达到76nm，甚至比中芯国际N+3工艺的32nm鳍片间距还要大。这支持了 GAA 工艺本身与光刻设备的相关性有限的观点。即使光刻设备有限，GAA 也可用于满足间距要求。然而，尽管有这种便利，英特尔仍然很难实现稳定的量产工艺。半导体挑战不仅限于光刻设备。极紫外光刻技术正是如此。真正的能力在于能够集成更困难的工艺，例如蚀刻、沉积和清洁。这是台积电领先于英特尔和三星的核心领域。
特别提示：以上内容（含图片、视频，如有任何）由自有媒体平台“网易账号”用户上传发布。本平台仅提供信息存储服务。
注：以上内容（包括图片、视频，如有）由提供统一信息存储服务的社交媒体平台网易号用户上传发布。
